0,18 мкм CMOS ИС 10 Гбит/с мультиплексора/демультиплексора, использующая логическую схему на переключателях тока с толерантностью к флуктуациям порогового напряжения
Представлена логическая схема на переключателях тока, выполненная по MOS технологии с ОС, предназначенная для режима работы с высоким быстродействием CMOS транзисторов. Представленная логическая схема более толерантна к флуктуациям порогового напряжения по сравнению со станд. логической схемой на переключателях тока, выполненной по MOS технологии, и м. б. использована для ГГц режима работы CMOS транзисторов с субмикронной глубиной. С помощью такой логической схемы изготовлены ИС 8:1 мультиплексора и 1:8 демультиплексора для волоконно-оптических линий систем связи. Проводится сравнение вновь изготовленных ИС и ранее предлагавшихся и выполненных по др. технологиям.